「HMCが今後のトレンドに」――マイクロンの技術者が語る

　Micron Technologyでチーフテクノロジストを務めるThomas Pawlowski氏は、米国カリフォルニア州サンタクララで開催された電子機器設計技術の学会兼展示会「DesignCon 2014」（2014年1月28〜31日）において基調講演に登壇した。この中で同氏は、「今後、新しいメモリインタフェースやメモリチップ、プロセッサなどが登場する予定だ。これによって、エンジニアは開発する製品の性能や機能の向上を図ることができるだろう。こうした変化に抗うことなく、受け入れていくことが求められる」と語った。

　同氏は、現在Micronが期待をかけて開発に取り組んでいる3次元実装のメモリ「Hybrid Memory Cube（HMC）」についても言及した。HMCは、DRAMチップとロジックチップをTSV（シリコン貫通ビア）で1パッケージに積層している。最大で160Gバイト/秒のメモリ帯域幅が得られる（関連記事：次世代メモリ「HMC」の仕様バージョン1を公開）。

「DesignCon 2014」の基調講演に登壇したMicron TechnologyのThomas Pawlowski氏

　Pawlowski氏は、「HMCのインタフェースに必要なのは、シンプルな命令セットを使うSerDes（シリアライザ/デシリアライザ）インタフェースだけだ。細かな対応はすべて不要である。このように高度に最適化されたされたインタフェースがDRAMとともに搭載されることが、今後のトレンドになるだろう。従来のメモリインタフェースを置き換えるはずだ」と述べている。

　Pawlowski氏は、基調講演後のインタビューで、「JEDEC^＊）は、DDR4の後に続く新たな取り組みを何も進めていない。ただし、低消費電力のDDRの他、『Wide I/O』については引き続き開発しているようだ」と語った。

＊）JEDEC：米国の電子部品関連標準化団体「JEDEC Solid State Technology Association」